Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Panel DL2203D

b. Panel DL2203S

c. Panael DL2203C

Module D'Lorenzo

Jumper

e.  IC 74LS112A (JK filp flop)

f.   IC 7474 (D Flip Flop)

g. Switch (SW-SPDT)

Gambar 7. Switch

j. Power Supply

i. Logicprobe atau LED

Gambar 8. Logic Probe

3. Rangkaian Simulasi [Kembali]

gambar rangkaian pada percobaan 1 menggunakan De Lorenzo

gambar rangkaian pada percobaan 1 menggunakan proteus

4. Prinsip Kerja Rangkaian [Kembali]

Rangkaian pada percobaan 1 ini menggunakan JK flip flop dengan PRESET dan CLEAR, dan D flip flop dengan PRESET dan CLEAR. Untuk inputnya adalah switch dengan 7 saklar yang diberi nama B0 – B6 yang dihubungkan dengan VCC. B0 dihubungkan ke CLEAR di kedua flip flop, B1 dihubungkan dengan PRESET di kedua flip flop juga. B2 dihubungkan dengan J pada JK flip flop. B3 dihubungkan dengan CLOCK (yang aktif pada fall time) pada JK flip flop. B4 dihubungkan dengan K pada JK flip flop. B5 dihubungkan dengan D pada D flip flop. B6 dihubungkan dengan CLOCK (yang aktif pada rise time) pada D flip flop. JK flip flop memiliki 2 output yaitu Q dan Q’, begitu juga dengan D flip flop juga memiliki 2 output yaitu Q dan Q’. Setiap output dihubungkan dengan logic probe sebagai penanda adanya keluaran dari masing masing flip flop.

Prinsip kerja rangkaian ini yaitu dengan memvariasikan input dari flip flop dengan mengganti-ganti 7 switch, apakah mati atau hidup. Sesuai dengan table kebenarannya maka output dari masing masing flip flop akan bervariasi juga.

Contoh pada percobaan ke-1 variasi ke-1 dengan kondisi B0(R)=0, B1(S)=1, B2(J)=don't care, B3(CLK)=don't care, B4(K)=don't care, B5(D)=don't care, dan B6(CLK)=don't care didapat output pada JK flip-flop Q=0 dan Q'=1 dan D flip-flop Q=0 dan Q'=1. Hal ini dikarenakan karena nilai pada input kaki RS tidak sama sehingga RS flip-flop yang aktif sedangkan D flip-flop dan JK-flip-flop tidak aktif sehingga output yang keluar sesuai tabel kebenaran RS flip-flop Q=0 dan Q' = 1

5. Video Rangkaian [Kembali]

video penjelasan rangkaian percobaan 1

6. Analisa [Kembali]

1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?

   ketika B0 dan B1 sama-sama berlogika 0, maka terjadi kondisi ot change, artinya tidak ada perubahan atau outpt sama dengan percobaan sebelumnya

2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?

   jika B3 diputuskan, maka yang berfungsi hanyalah  D flip flop karena CLK(B3) adalah jantung dari flip flop. 

3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!

    a. kondisi toggle adalah kondisi ketika outputnya berubah dari output sebelumnya. pada j-k flip flop kondisi ini terjadi ketika input j dan k sama sama 1

    b. kondisi not change adalah kondisi ketika output tidak mengalami perubahan.   pada j-k flip flop kondisi ini terjadi ketika input j dan k sama sama 0.

    c. kondisi terlarang adalah kondisi ketika nilai outpu q dan q' pada flip flop berlogika 1. pada r-s flip flop kondisi ini terjadi ketiaka input r dan s 1

    
7. Link Download [Kembali]

1. HTML disini

2. Rangkaian Simulasi disini

3. Video Simulasi disini

4. Datasheet ic 74LS112A disini

5. Datasheet ic 7474 disini